ID de l'article: 000078760 Type de contenu: Installation et configuration Dernière révision: 20/07/2016

La simulation VHDL du noyau IP IOPLL ou fPLL génère un message d’erreur concernant le paramètre PLL_CTR_RESYNC

Environnement

    Intel® Quartus® Prime Pro Edition
    Simulation
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Lors de l’exécution d’une simulation VHDL d’une des IP PLL (phase-locked loop) suivantes cœurs, le simulateur peut générer une erreur :

  • cœur IP Altera® PLL des E/S (Altera IOPLL) dans Arria® 10 conceptions
  • Cœur IP fractionnel PLL (fPLL) dans Stratix® V, Arria Conceptions V ou Cyclone® V

Le simulateur émet un message d’erreur concernant le PLL_CTR_RESYNC Paramètre:

# The following component generic is not on the entity: # PLL_CTR_RESYNC
Résolution

Pour résoudre l’erreur de simulation de Mentor Graphics® ModelSim® SE ou synopsys® VCS MX, effectuez les tâches suivantes :

  1. Localisez l’installation du logiciel /quartus/eda/sim_lib/altera_lnsim_components.vhd Fichier.
  2. Ouvrez le fichier dans un éditeur de texte.
  3. Supprimer la définition de PLL_CTR_RESYNC paramètre dans le altera_pll Module.

Pour résoudre l’erreur de simulation de ModelSim AE, effectuez les opérations suivantes : Tâches:

  1. Localisez l’installation du logiciel /.. /modelsim_ae/altera/vhdl/src/altera_lnsim/altera_lnsim_components.vhd Fichier.
  2. Ouvrez le fichier dans un éditeur de texte.
  3. Supprimer la définition de PLL_CTR_RESYNC paramètre dans le module altera_pll.
  4. Exécutez la commande suivante pour recompiler le fichier sur le bon Bibliothèque.

    5. vcom -work altera_lnsim /../modelsim_ae/altera/vhdl/src/altera_lnsim/altera_lnsim_components.vhd

Vous devez disposer de privilèges d’installation pour mettre à jour ce fichier. Si vous n’avez pas privilèges d’installation, recompilez le fichier localement en exécutant les éléments suivants Tâches:

  1. Exécutez la cp /../modelsim_ae/altera/vhdl/src/altera_lnsim/altera_lnsim_components.vhd . commande pour copier le fichier altera_lnsim_components.vhd dans votre répertoire de simulation local.
  2. Ouvrez le fichier dans un éditeur de texte.
  3. Supprimer la définition de PLL_CTR_RESYNC paramètre dans le altera_pll Module.
  4. Exécutez la vlib altera_lnsim commande.
  5. Exécutez la vmap altera_lnsim altera_lnsim commande.
  6. Exécutez le vcom -work altera_lnsim altera_lnsim_components.vhd Commande.

Produits associés

Cet article concerne 4 produits

FPGA et FPGA SoC Intel® Arria® 10
FPGA et FPGA SoC Cyclone® V
FPGA Stratix® V
FPGA et FPGA SoC Arria® V

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.