ID de l'article: 000078748 Type de contenu: Messages d'erreur Dernière révision: 14/01/2013

Avertissement (10034) : le port de sortie « cascade_out » à altera_pll.v(276) n’a pas de pilote

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Cet avertissement peut s’afficher dans la version 12.1 du logiciel Quartus® II pour les conceptions qui utilisent la mégafonction Altera_PLL. Le port cascade_out est utilisé lors de la mise en cascade d’une fPLL vers une autre fPLL adjacente. Si vous n’activez pas ce port dans la mégafonction Altera_PLL de votre conception, l’avertissement peut encore être généré pendant la compilation.

    Résolution

    Vous pouvez ignorer cet avertissement en toute sécurité. Il est généré par erreur.

    Produits associés

    Cet article concerne 15 produits

    FPGA SoC Cyclone® V SE
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.