ID de l'article: 000078731 Type de contenu: Dépannage Dernière révision: 10/09/2018

Pourquoi reçois-je des données incorrectes renvoyées à partir de mes demandes TLP en lecture sur mon IP dur 128 bits mis en mappage de mémoire Intel® Avalon® pour PCI* Express ?

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® IP hard IP pour PCI Express* Stratix® Avalon-MM
    FPGA Intel® IP hard IP pour PCI Express* Arria® V Avalon-MM
    FPGA Intel® IP hard IP pour PCI Express* Arria® V GZ Avalon-MM
    FPGA Intel® IP hard IP pour PCI Express* Cyclone® V Avalon-MM
    Hard IP pour PCI Express* Intel® Arria® 10 Cyclone® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème avec les versions Intel® Quartus® II et Prime des versions 15.0, 16.0, 16.1, 17.0 et 17.1, il est possible que vous voyiez des données de lecture incorrectes lorsque la liaison PCI* Express est hautement utilisée et qu’il y a beaucoup de complétions hors commande.  Ce problème se produit uniquement pour les variantes PCI* Express Hard IP Avalon®-Memory mapped 128 bits.

Dans ce cas, des parties des données provenant de lectures entrantes peuvent apparaître au milieu des données d’une lecture précédente.

Résolution

Ce problème est causé par la mémoire qui maintient la mémoire tampon d’exécution étant trop petite.

Pour résoudre ce problème, procédez comme suit :

  1. Recherchez dans les répertoires de fichiers générés le fichier altpciexpav128_rx.v.
  2. Trouvez la ligne localparam CB_RX_CPL_BUFFER_DEPTH =256 ;
  3. Passez la ligne au localparam CB_RX_CPL_BUFFER_DEPTH =512 ;
  4. Trouvez les lignes « fil[7:0] cplram_wraddr» et « wire [7:0] cplram_rdaddr ; »
  5. Changez la largeur du fil de 8 bits à 9 bits :
    1. fil [8:0] cplram_wraddr ;
    2. fil [8:0] cplram_rdaddr ;»

Version trouvée : 15.0 et 16.0 à 17.1.1.
Version corrigée : 15.1 et 18.0
Ce problème a été résolu à partir de la version 18.0 du logiciel.

Produits associés

Cet article concerne 15 produits

FPGA Cyclone® V GT
FPGA Arria® V GT
FPGA Cyclone® V GX
FPGA Arria® V GX
FPGA Intel® Arria® 10 GT
FPGA Stratix® V GX
FPGA Arria® V GZ
FPGA SoC Cyclone® V SX
FPGA SoC Arria® V SX
FPGA SoC Intel® Arria® 10 GX
FPGA SoC Arria® V ST
FPGA SoC Cyclone® V ST
FPGA Intel® Arria® 10 GX
FPGA Stratix® V GS
FPGA Stratix® V GT

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.