Oui, Altera® a identifié un problème de lecture lors de l’utilisation des blocs de mémoire M9K de périphériques Cyclone® III EP3C25 dans une certaine configuration pour les conceptions compilées avec la version 7.1 et antérieure du logiciel Quartus II. Dans ce cas, les lectures de mémoire peuvent produire des données incorrectes. Au niveau de l’appareil, ce problème ne se produit qu’en mode True Dual-Port, avec deux horloges (pour les ports A et B), avec deux horloges activées, avec une horloge et un signal d’activation connecté au VCC dans la conception, et avec un certain emballage de registre. En raison de l’optimisation de l’emballage de la mémoire dans le logiciel Quartus® II, les blocs mémoire qui s’affichent comme tout mode mémoire pris en charge, comme le mode à port unique ou le mode ROM, peuvent en fait utiliser le bloc mémoire M9K en mode True à deux ports.
Ce problème est causé par le routage incorrect des signaux d’activation de l’horloge.
Vous pouvez éviter ce problème si vous n’utilisez pas l’activation de l’horloge sur une mémoire quelconque de votre conception. Par exemple, si vous utilisez la RAM MegaWizard® gestionnaire de plug-in, vous ne devez pas vérifier l’option « Créer une horloge pour chaque signal d’horloge » pour toute mémoire de la conception.
Ce problème est résolu à partir du logiciel Quartus II version 7.1 SP1.
Un correctif est disponible pour Quartus II version 7.1. Veuillez utiliser mySupport pour demander le correctif 0.13.