ID de l'article: 000078653 Type de contenu: Dépannage Dernière révision: 27/11/2013

Le compilateur IP pour la contrainte PCI Express SDC génère des avertissements

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

La contrainte SDC suivante dans la contrainte générée automatiquement Fichier des contraintes de conception Synopsys(.sdc)pour l’IP Le compilateur pour PCI Express génère des messages d’avertissement :

set_clock_groups -exclusive -group [get_clocks { *central_clk_div0* }] -group [get_clocks { *_hissi_pcie_hip* }]

Résolution

Ce problème n’a aucune solution de contournement. Vous pouvez ignorer les messages d’avertissement cette contrainte génère.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.