ID de l'article: 000078610 Type de contenu: Dépannage Dernière révision: 15/01/2013

Erreur de compilation modelsim avec le fichier de sortie Verilog généré dans Cyclone V

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Erreur de compilation lorsque modelsim est compilé avec le produit généré fichier de sortie verilog (.vo). Le message d’erreur : #** Error : (vsim-10000) ipfs_vo/t_RT_471_1of1.vo(4614) : référence defparam unfparam unfparam « canaux » dans ni0L1.channels » s’affiche.

Ce problème affecte la version 12.1sp1 de Cyclone V.

Résolution

Ouvrez le fichier verilog (.vo) et recherchez altera_xcvr_reset-control (contrôle de altera_xcvr_reset) Bloc. Convertir tous les noms de paramètres sous defparam en majuscules (par exemple, canaux - CANAUX).

Ce problème est résolu dans la version 13.0.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Cyclone® V

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.