Lors de l’utilisation de l’IP Altera_PLL avec Stratix® V, Arria® les périphériques V et Cyclone® V, le logiciel Quartus® Prime choisit la fréquence de VCO de la PLL en fonction de la fréquence d’entrée et des fréquences de sortie indiquées par l’utilisateur en calculant les valeurs de compteurs M et N appropriés (fvco=fin*M/N). La fréquence du VCO détermine par conséquent la résolution atteignable de l’étape de phase pour les valeurs atteignables de changement de phase (résolution d’étape de phase = fréquence de VCO/8). Cependant, la résolution d’étape de phase peut ne pas être aussi granulaire que souhaitée par l’utilisateur.
Une autre méthode consisterait à définir une des horloges de sortie comme très élevées et à laisser cette sortie non connectée. Cela forcerait le coût de possession à une fréquence plus élevée, ce qui donnerait accès à des étapes de transfert de phase plus fines.