ID de l'article: 000078568 Type de contenu: Dépannage Dernière révision: 17/09/2013

Pourquoi le contrôleur DDR3 écrit-à-lire et en lecture-écriture est-il plus rapide que prévu ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour les contrôleurs mémoire DDR3 UniPHY, les temps de perte de temps sont calculés à l’aide des équations suivantes :


Lecture-écriture en écriture = « latence CAS » - « Latence d’écriture CAS » (« longueur de rafale » / 2) 2 « A lecture-écriture avec aversion d’OCT »

 

Écriture-à-lecture = « latence d’écriture CAS » (« longueur de rafale » / 2) tWTR « Écriture-à-lecture avec aversion d’OCT »

 

Les heures de lecture-écriture et d’OCT à lecture se rapportent au nombre de cycles d’horloge supplémentaires nécessaires pour modifier la résiliation de l’OCT de l’entrée à la résiliation de la sortie et vice versa. La valeur de chaque temps de perte de vitesse dans les cycles d’horloge de la mémoire se trouve dans le fichier _c0.v.

 

La longueur de rafale est toujours de 8 (BL8) pour DDR3.

Produits associés

Cet article concerne 15 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA SoC Cyclone® V ST
FPGA Arria® II GZ
FPGA Stratix® III
FPGA Stratix® II GX
FPGA Stratix® II GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Stratix® IV E
FPGA SoC Cyclone® V SE

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.