ID de l'article: 000078551 Type de contenu: Dépannage Dernière révision: 12/10/2011

Erreur logicielle Cadence NC-Sim : ncelab : *F, GENPAR : ALTERA_MULT_ADD générique VHDL. ACCUM_DIRECTION (./cplxmult.vhd : ligne 65, position 16) et le paramètre verilog étant overrides altera_mult_add.extra_latency (/tools/acdskit/11.0/140...

Environnement

    Édition d'abonnement Intel® Quartus® II
    Simulation
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Dans le logiciel Cadence NC-Sim, si vous essayez d’effectuer, à l’aide de altera_lnsim.sv, une simulation RTL d’une conception VHDL qui contient une ALTMULT_ADD mégafunction, le logiciel NC-Sim émet l’erreur suivante :

Erreur logicielle Cadence NC-Sim : ncelab:*F, GENPAR : ALTERA_MULT_ADD générique VHDL. ACCUM_DIRECTION (./cplxmult.vhd:line 65, position 16) et le paramètre verilog overridden altera_mult_add.extra_latency (/tools/acdskit/11.0/140/linux64/quartus/eda/sim_lib/altera_lnsim.sv:line 3631, position 23) ne sont pas compatibles de type compatible.

Résolution

Pour éviter l’erreur, utilisez -namemap_mixgen l’option avec la commande ncelab.

Produits associés

Cet article concerne 1 produits

FPGA Stratix® V

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.