ID de l'article: 000078538 Type de contenu: Dépannage Dernière révision: 08/10/2013

Existe-t-il un problème connu avec le rapport d’installation de la plage de verrouillage mégafunction Altera PLL dans le logiciel Quartus II ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Oui, pour certaines configurations megafunction PLL Altera, la version 13.0sp1 du logiciel Quartus® II et les versions précédentes peuvent indiquer « N/A » pour les valeurs de verrouillage PLL Freq Min et de verrouillage PLL Freq Max dans le rapport du fitter.
Résolution

Cette configuration devrait être corrigée dans une version ultérieure du logiciel Quartus II.

Produits associés

Cet article concerne 15 produits

FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.