ID de l'article: 000078427 Type de contenu: Dépannage Dernière révision: 11/09/2012

Les appareils Intel® Cyclone® IV GX prennent-ils en charge la prise en charge d’une horloge de référence unique dans les 3B et 8B des E/S des banques ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les broches positives REFCLK/DIFFCLK à guichet unique de la banque 3B ou de la banque 8B ne peuvent pas être rouées vers le cœur FPGA. Cela est dû au fait qu’il n’existe aucun chemin de routage entre les broches de l’horloge et le FPGA cœur. Vous verrez une erreur d’installation du logiciel Quartus® II si la cession de broches ci-dessus est ajoutée à la conception.

 

 

 

 

Résolution

Les broches positives REFCLK/DIFFCLK à une seule fin ne peuvent être routees que vers MPLL5, MPLL6, MPLL7 et MPLL8 lorsque ces PLL sont utilisés pour les applications non émetteurs-récepteurs.

Produits associés

Cet article concerne 1 produits

FPGA GX Cyclone® IV

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.