ID de l'article: 000078400 Type de contenu: Dépannage Dernière révision: 05/12/2013

Cyclone cœurs IP CPRI IV GX à des débits de données supérieurs à 0,6144 Gbit/s ont une connexion d’horloge d’émetteur-récepteur TX incorrecte

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • CPRI
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Dans les variantes du cœur IP du CPRI qui ciblent un Cyclone périphérique IV GX et qui fonctionnent au taux de ligne CPRI de 1,2288, 2,4576 ou 3,072 Gbit/s, le signal d’entrée d’horloge de référence de l’émetteur TX est connecté incorrectement Interne.

    Résolution

    Pour contourner ce problème, modifiez le fichier/altera_cpri.vhd pour remplacer le texte

    pll_inclk(0) => gxbref_clk

    avec le texte de remplacement

    pll_inclk(0) => gxb_pll_inclk

    dans les instances de composants VHDL suivantes :

    inst_cyclone4gx_1228_s_tx

    inst_cyclone4gx_2457_s_tx

    inst_cyclone4gx_3072_s_tx

    Ce problème est résolu dans la version 13.1 de la fonction CPRI MegaCore.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.