ID de l'article: 000078349 Type de contenu: Dépannage Dernière révision: 11/09/2012

Vous pouvez recevoir ce message dans la version 5.1 du logiciel Quartus® II si votre conception comprend la mémoire insérée dans les blocs de mémoire M4K Cyclone® II

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Vous pouvez recevoir ce message dans la version 5.1 du logiciel Quartus® II si votre conception comprend la mémoire insérée dans Cyclone® blocs de mémoire M4K II. Le message d’erreur s’applique à diverses configurations de mémoire documentées dans la feuille d’errata de la famille FPGA Cyclone II (PDF). Reportez-vous à la feuille d’errata pour obtenir une description des solutions et déterminer comment déterminer si vos périphériques sont affectés par ce problème.

Vous pouvez également recevoir le message d’erreur ci-dessous si votre conception ciblant un périphérique Cyclone II comprend des blocs de mémoire dont l’éditeur de contenu mémoire dans le système est activé. La fonctionnalité Éditeur de contenu de mémoire embarquée n’est pas prise en charge avec les mémoires insérées dans les blocs M4K Cyclone II sur les périphériques affectés.

Pour désactiver la fonctionnalité Éditeur de contenu de mémoire embarquée, pour chaque mémoire, éteignez l’éditeur de contenu Autoriser la mémoire embarquée à capturer et à mettre à jour du contenu indépendamment de l’option d’horloge système dans le Gestionnaire du plug-in MegaWizard. Une autre méthode consiste à modifier le fichier de l’emballage à variation en y modifiant ENABLE_RUNTIME_MOD le paramètre ou le NO lpm_hint générique. Par exemple, ENABLE_RUNTIME_MOD=NO .

Pour activer toutes les fonctionnalités des blocs de mémoire M4K, vous devez cibler les périphériques de silicium de révision fixes. Reportez-vous à la feuille errata pour plus de détails sur la façon de cibler les dispositifs de silicium de révision fixes.

 

Message d’erreur :

Erreur : l’implémentation du bloc mémoire M4K WYSIWYG " <> " de la mégafunction altsyncram peut ne pas fonctionner avec la famille actuelle de périphériques cibles. Pour rendre cette implémentation compatible avec la famille de périphériques cibles, au détriment de la zone et de la vitesse, définissez la valeur d’CYCLONEII_SAFE_WRITE paramètre sur RESTRUCTURE. Reportez-vous à la feuille d’errata de la famille FPGA Cyclone II pour plus d’informations sur cette fonctionnalité.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.