ID de l'article: 000078341 Type de contenu: Dépannage Dernière révision: 21/01/2015

Pourquoi l’adressage 64 bits de l’IP dur PCI Express dans la mappée de mémoire Avalon (Avalon MM) ne fonctionne-t-il pas correctement pour les Cyclone V et Arria V ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif En raison d’un problème dans le RTL, l’adresse 64 bits de l’IP dure pour PCI Express® pour les Cyclone® V et Arria® V nécessite les modifications de code suivantes.
    Résolution

    Le fichier altpcie_cv_hip_avmm_hwtcl.v ligne 214 doit être modifié par rapport à

    CB_P2A_AVALON_ADDR_B0 paramètre = 32\'h01000000,

    À

    CB_P2A_AVALON_ADDR_B0 de paramètre = 32\'h00000000,

    Le fichier se trouve dans le répertoire suivant :

    répertoire d’installation de \ip\altera\altera_pcie\altera_pcie_cv_hip_avmm\altpcie_cv_hip_avmm_hwtcl.v

    Vous devez soumettre le fichier IP de la propriété intellectuelle après avoir modifié le fichier ci-dessus.

    Après s’être inscrit dans le répertoire de projets en cours, vous devez modifier le fichier altpciexpav_stif_txavl_cntrl.v, trouver la ligne 213

    attribuer pcie_space_64 = bypass_trans ? 1\'b0 : PCIeAddrSpace_i[0];

    et remplacez-le par :

    attribuer pcie_space_64 = bypass_trans ? 1\'b1 : PCIeAddrSpace_i[0];

    Cette date devrait être corrigée dans une prochaine version du logiciel Quartus II.

    Produits associés

    Cet article concerne 1 produits

    FPGA Cyclone® V GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.