ID de l'article: 000078339 Type de contenu: Dépannage Dernière révision: 19/11/2013

Y a-t-il des problèmes avec l’adresse IP UniPHY LPDDR2 et le brochage de commande ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Dans la version 12.0 du Manuel d’interface de mémoire externe : volume 2 du chapitre 3 « Broche de planification et ressources FPGA » Tableau 3-14 contient des informations incorrectes sur l’adresse et le brochage de commande.

Résolution

Il indique que les broches d’adresse et de commande peuvent être placées sur « N’importe quelle broche d’E/S utilisateur ».

Les détails de placement corrects sont « Placez toutes les broches d’adresse et de commande dans un seul groupe DQ/DQS x8/9 ».

12 broches sont nécessaires : mem_ca[9:0], mem_cke[0] et mem_cs_n[0]

Cela sera corrigé dans une version ultérieure du manuel EMI.

Produits associés

Cet article concerne 10 produits

FPGA SoC Cyclone® V ST
FPGA Arria® V GX
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Cyclone® V GX
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V SE

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.