En raison d’un problème dans la version 12.1 du logiciel Quartus® II, des erreurs peuvent apparaître lors de la simulation de l’exemple de conception du port racine Qsys PCI Express® à l’aide des scripts de simulation générés automatiquement pour l’outil Synopsys VCS et l’outil Cadence Ncsim.
Une des erreurs suivantes peut s’afficher :
VCS
=====
Erreur-[XMRE] Erreur de résolution de référence inter-modules
.. /.. /<variant>_tb/simulation/submodule/altpcietb_bfm_ep_example_chaining_pipe1b.v, 912
Erreur détectée lors de la tentative de résolution des références croisées.
jeton 'bfm_log_common'. Module d’origine 'altpcietb_bfm_log_common'.
Source info: bfm_log_common.suppressed_msg_mask = msg_mask;
Le
======
bfm_log_common.suppressed_msg_mask = msg_mask;
|
ncelab: E*,CUVHNF (.. /<variant>_tb/simulation/submodules/altpcietb_bfm_ep_example_chaining_pipen1b.v,910|42) : Échec de la recherche de composants de nom hiérarchique à 'bfm_log_common'.
Pour contourner ce problème dans la version 12.1 du logiciel Quartus® II, appliquez ci-dessous :
(1) Ajouter les lignes suivantes au module supérieur
fil a, b, c, d;
altpcietb_bfm_log_common bfm_log_common .dummy_out a));
altpcietb_bfm_req_intf_common bfm_req_intf_common .dummy_out b));
altpcietb_bfm_shmem_common bfm_shmem_common .dummy_out c));
Ce problème devrait être résolu dans une future version du logiciel Quartus® II.