ID de l'article: 000078318 Type de contenu: Dépannage Dernière révision: 30/12/2015

Exemples de conception DisplayPort Arria V et Stratix V générer Cyclone réinitialisation V GXB

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Les exemples de conception Arria V et Stratix V dans le cœur IP DisplayPort sont incorrectement générer le cœur IP réinitialisation de l’émetteur-récepteur dans Cyclone périphérique V. Ce problème ne s’applique pas affecter la conception.

Résolution

Pour contourner ce problème, modifiez le nom de la famille de périphériques dans le fichier gxb_reset.v et de l’émetteur-récepteur Réinitialiser l’IP Core.

Ce problème sera résolu dans la version 15.1 De la mise à jour 1 du cœur IP DisplayPort.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.