Comment mettre en œuvre la DDR2 SDRAM ou DDR3 SDRAM UniPHY PHY avec mon contrôleur mémoire personnalisé (au lieu d’utiliser le contrôleur mémoire intégré Altera contrôleur mémoire haute performance) ?

Les cœurs IP de l’interface mémoire UniPHY sont fournis avec le PHY et le contrôleur intégrés. Dans les versions 10.0 SP1 et versions antérieures du logiciel de conception Quartus® II, il n’existe pas d’option MegaWizard pour activer l’unité autonome UniPHY PHY pour l’utiliser avec un contrôleur personnalisé. Toutefois, vous pouvez remplacer le Altera contrôleur mémoire haute performance par un contrôleur mémoire personnalisé en suivant la procédure décrite.

1. Paramétrez et générez votre variation de l’IP du contrôleur mémoire UniPHY.

• Cela génère un fichier HDL de haut niveau appelé .v ou .vhd, et un sous-répertoire nommé .
• Le module de haut niveau instantané le module _controller_phy. Ce module se trouve dans le répertoire /rtl et instantanée en retour le PHY et le contrôleur.
• Le module de contrôleur est nommé : nom de la _alt_ddrx_controller
• Le module PHY est nommé : _memphy_top
• Les scripts de contraintes de broche et de synchronisation générés nécessitent la hiérarchie de conception à maintenir.

• Ouvrez le fichier /rtl/_ controller_phy.sv.
• Remplacez le nom module_alt_ddrx_controller par le module de contrôleur personnalisé.
• Supprimez les ports du contrôleur mémoire haute performance Altera et ajoutez les ports haut de gamme de votre contrôleur personnalisé.
• De même, mettez à jour les noms de ports du module de haut niveau dans le fichier .v ou .vhd.
• Compilez et simulez la conception pour assurer la fonctionnalité.
• Notez que la génération de l’IP de l’interface mémoire UniPHY effacera toutes les modifications apportées aux fichiers HDL. Et les paramètres que vous sélectionnez dans le MegaWizard sont stockés dans la module de haut niveau. Par conséquent, les étapes ci-dessus doivent être répétées à chaque fois que la variation de PI est indisposée.