ID de l'article: 000078208 Type de contenu: Dépannage Dernière révision: 21/05/2015

Pourquoi les lectures et écritures de la mémoire ne parviennent-ils pas à mon emplacement BAR du point d’extrémité PCI Express ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

La transaction de lecture et d’écriture de la mémoire peut tomber en panne si le code Register de la classe d’identification de périphériques PCI Express® est défini sur 0.

Un code de classe 0 est réservé aux appareils construits avant la finalisation de la définition du code de classe (pré-PCI™ 2.0). Par conséquent, il s’agit d’une classe de périphérique invalide pour PCI Express.

Résolution

Vous pouvez obtenir des codes de classe de périphérique valides à partir du code PCI-SIG® du code PCI et des caractéristiques techniques d’identification.

 

Articles apparentés

Produits associés

Cet article concerne 19 produits

FPGA Arria® II GZ
FPGA Stratix® II GX
FPGA Arria® II GX
FPGA Stratix® II GT
FPGA Arria® GX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA GX Cyclone® IV
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA Stratix® II GX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.