En raison d’un problème dans les versions 11.1 SP2 et antérieures du logiciel Quartus® II, la commande peut générer des fréquences d’horloge de derive_pll_clocks sortie incorrectes pour les horloges de sortie V PLL Stratix®. Pour déterminer si votre conception est affectée par ce problème, vérifiez si les fréquences d’horloge correctes sont affichées pour les horloges de sortie PLL dans le panneau Report Clocks de l’analyseur de synchronisation TimeQuest.
Pour contourner ce problème, ajoutez des contraintes à votre fichier De conception create_generated_clock Synopsys(.sdc)pour générer les fréquences correctes pour toutes les horloges de sortie PLL mal gérées par la derive_pll_clocks commande. Ces create_generated_clock contraintes supplémentaires doivent apparaître avant toute commande dans vos fichiers derive_pll_clocks .sdc.
Ce problème sera résolu dans une version ultérieure du logiciel Quartus II.