ID de l'article: 000078172 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi mon PLL fractionné avec la fonction de reconfiguration ne parvient-il pas à verrouiller les périphériques Stratix V ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans les versions 11.1SP2 de Quartus® II et versions antérieures, les plL fractionnels installés avec l’IP PLL Altera® et l’IP de reconfig PLL connectée Altera peuvent ne pas fermer lorsqu’ils sont mis en œuvre à certains endroits sur les périphériques Stratix® V.

    Un symptôme supplémentaire est que le signal mgmt_waitrequest est toujours revendiqué.

    Résolution

    Si des LLAN avec reconfiguration sont utilisés sur Stratix périphériques V, utilisez la version 12.0 ou une version ultérieure du logiciel Quartus II.

    Produits associés

    Cet article concerne 4 produits

    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V E
    FPGA Stratix® V GS

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.