Descriptif
Il est possible que vous obteniez cette erreur lors de la simulation d’un fichier de sortie HDL Verilog à partir du MAX PLUS®II logiciel dans le simulateur VCS de Viewlogic car les directives HDL Verilog utilisées dans les logiciels MAX PLUS II sont compatibles avec les directives HDL de Cadence Verilog, mais peuvent ne pas être compatibles avec toutes les directives Verilog HDL des fournisseurs d’outils EDA.
Pour corriger cette erreur, localisez les fichiers veriuser.c et Convert_hex2ver.o inclus avec l’interface du simulateur Cadence Verilog-XL fournie avec le logiciel MAX PLUS II pour les stations de travail UNIX. L’emplacement par défaut de l’installation de ces fichiers est le répertoire /usr/maxayez2/cadence/verilog. Compilez le fichier veriuser.c à l’aide d’une interface linguistique programmable (PLI) et copiez les fichiers veriuser.c et Convert_hex2ver.o dans votre répertoire de simulation.