ID de l'article: 000078102 Type de contenu: Dépannage Dernière révision: 29/08/2012

Puis-je ignorer la violation différente du timing de la configuration du domaine d’horloge dans Altera XAUI PHY IP ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Vous pouvez observer qu’il existe des violations de la synchronisation de la configuration dans le domaine de l’horloge ci-dessous dans le Altera® XAUI PHY IP.

    Horloge de lancement :
    phy_mgmt_clk

    Horloge de loquet : xaui_phy0|xaui_phy_plda_inst|xaui_phy|hxaui_0|use_device_family_siv_sv.hxaui_alt4gxb| hxaui_alt4gxb_alt4gxb_dksa_component|central_clk_div0|coreclkout

    Les chemins défectueux sont dus à la synchronisation d’un domaine d’horloge avec un autre domaine d’horloge et il existe 2 registres de synchronisation pour chaque chemin défectueux.

    Résolution

    Pour contourner ce problème, vous êtes à l’abri de toute violation de la configuration des différents domaines d’horloge ci-dessus à l’intérieur de Altera XAUI PHY IP.

    Ce problème sera résolu dans une version ultérieure du logiciel Quartus® II.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.