Il y a un problème avec Qsys dans la version 11.x du logiciel Quartus® II lors de la configuration du temps d’intervalle en tant que chien de garde. Le signal de sélection de la puce n’est pas connecté. Cette configuration sera corrigée dans une version ultérieure du logiciel Quartus II.
En tant que solution de contournement, modifiez le fichier verilog de haut niveau généré par Qsys. Recherchez le composant watchdog. Attachez le signal d’entrée de sélection de la puce au timer d’intervalle à un signal 1'b1.
timer_sys_timer_0 timer_0 (
.clk (clk_clk), // clk
.reset_n (~rst_controller_reset_out_reset), // reset_n
.adresse (timer_0_s1_agent_m0_address), // adresse
.writedata (timer_0_s1_agent_m0_writedata), // writedata
.readdata (timer_0_s1_agent_m0_readdata), // readdata
.chipselect (1'b1), // chipselect
.write_n (~timer_0_s1_agent_m0_write), // write_n
.resetrequest (), // resetrequest
.irq (timer_0_irq_irq) // irq
);