ID de l'article: 000078076 Type de contenu: Dépannage Dernière révision: 20/02/2017

DisplayPort FieldID_Flag pas toujours mis à jour juste après la dernière ligne active

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    La spécification DisplayPort nécessite que le bit VB-ID 1 FieldID_Flag être défini sur 0 droite après la dernière ligne active dans le champ supérieur et être réglée sur 1 juste après le dernière ligne active du champ inférieur pour la trasmission vidéo entrelacée.

    Le cœur Altera DisplayPort TX ne garantit pas toujours ce comportement. Le cœur devrait mettre à jour le FieldID_Flag bit à la première ligne de suppression verticale après la dernière ligne active. Cependant, il est possible que le cœur ne met à jour que le bit FieldID_Flag à la deuxième ligne de suppression verticale après la dernière ligne active.

    Cette non-conformité aux spécifications DisplayPort peut entraîner l’interopérabilité problèmes avec certains périphériques.

    Résolution

    Il n’y a pas de solution à ce problème.

    Ce problème est résolu dans la version 16.1 du cœur IP DisplayPort.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.