ID de l'article: 000078075 Type de contenu: Dépannage Dernière révision: 11/12/2015

Lors de l’exécution de l’instruction KEY_VERIFY, pourquoi les bits de registre sont-ils parfois liés à la clé volatile après la mise sous alimentation, même si aucune clé n’est programmée dans les périphériques Stratix V, Arria V ou Cyclone...

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Vous pouvez observer des bits de registre liés à la clé volatile qui sont parfois réglées après la mise sous alimentation lors de l’exécution de l’instruction JTAG KEY_VERIFY, même si aucune clé n’est programmée dans les périphériques Stratix® V, Arria® V ou Cyclone® V. Cela est dû au fait qu’aucune réinitialisation de la mise sous tension n’est prévue pour les registres alimentés par VCCBAT. Ces bits ne sont donc pas définis lors de la mise sous tension.

Cela ne provoquera pas de problème avec la programmation de la clé.

Produits associés

Cet article concerne 15 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.