Problème 57356, version 9.0
La section d’étalonnage PLL DPA fait référence séparément aux périphériques Arria® II GX et Arria II GZ. Toutes les informations relatives à l’étalonnage PLL DPA sont applicables aux deux variantes de la famille de périphériques Arria II. Les références individuelles aux périphériques « Arria II GX » et « Arria II GZ » seront simplement remplacées par des périphériques « Arria II » dans une version ultérieure du document.
Problème 388158, version 8.0
Le tableau 2-2 contient une pointe dans la description des sorties du registre. Le texte audacieux « Multiplication de sources » doit plutôt indiquer « Multicycle source ».
La description des sorties de registre est incomplète. Ce qui suit décrit l’option De sorties de registre :
Lorsque cette option est activée, les sorties du récepteur sont enregistrées par le signal rx_outclock en mode non DPA et en mode DPA. Les sorties du récepteur sont enregistrées par le signal rx_divfwdclk en mode Soft-CDR.
Éteignez cette option si vous ne souhaitez pas enregistrer les sorties du récepteur avec des registres générés automatiquement. Dans ce mode, vous devez enregistrer les sorties du récepteur dans votre logique de conception. Pour les périphériques Stratix® II et Arria® GX, vous devez également spécifier une affectation multicycle source du récepteur aux registres de sortie avec une valeur égale au facteur de déserialisation. Pour les autres familles, ces affectations sont générées automatiquement.