ID de l'article: 000078023 Type de contenu: Dépannage Dernière révision: 01/07/2013

Il est possible que l’interface de mémoire dure échoue dans la simulation VHDL dans les périphériques Arria V et Cyclone V

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Ce problème affecte les DDR2 et DDR3, LPDDR2, QDR II, RLDRAM II, et les produits RLDRAM 3.

Les interfaces de mémoire dure des périphériques Arria V et Cyclone V peuvent échouez la simulation VHDL avec NC Sim ou Aldec Barrette-PRO.

Résolution

La solution à ce problème est d’ouvrir le fichier généré altera_mem_if_hard_memory_controller_top_arriav.sv et supprimez les paramètres suivants :

VECT_ATTR_COUNTER_ONE_MASK

VECT_ATTR_COUNTER_ONE_MATCH

VECT_ATTR_COUNTER_ZERO_MASK

VECT_ATTR_COUNTER_ZERO_MATCH

VECT_ATTR_DEBUG_SELECT_BYTE

Ce problème sera résolu dans une version ultérieure.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.