ID de l'article: 000078009 Type de contenu: Information et documentation de produit Dernière révision: 20/08/2014

Comment générer une réinitialisation à chaud en aval à partir de l’IP dure Altera pour le port racine PCI Express Avalon-ST ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lla Révision des spécifications PCI Express® 3.0 décrit une réinitialisation à chaud et comment elle est signalée sur la liaison.

Dans le port racine Altera®, bit de configuration[6] Réinitialisation du bus secondaire de la Registre de contrôle des ponts (0x03E), provoque une réinitialisation à chaud. Reportez-vous à la section 7.5.3.6 de la révision des spécifications PCIe 3.0.

Il s’agit d’un registre de l’espace de configuration de type 1 auquel vous pouvez accéder en émettant un TLP de configuration de Type 0.

Résolution

 

Produits associés

Cet article concerne 15 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Intel® Arria® 10 GT
FPGA Arria® V GT
FPGA Intel® Arria® 10 GX
FPGA SoC Intel® Arria® 10 GX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.