ID de l'article: 000078004 Type de contenu: Messages d'erreur Dernière révision: 13/11/2018

Il est possible que des erreurs se produisent lors de la simulation de conceptions VHDL avec mmR activées à l’aide de VCS-MX

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Une panne de segmentation peut survenir lors de la simulation d’une ip Arria 10 EMIF dans VHDL avec MMR activé, à l’aide de Synopsys VCS-MX.

Résolution

La solution à ce problème est la suivante :

  1. Exécutez vhdlan sans l’option -xlrm.
  2. Exécutez des vcs avec l’option -xlrm.

Ce problème sera résolu dans une version ultérieure.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Arria® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.