ID de l'article: 000078002 Type de contenu: Dépannage Dernière révision: 08/09/2014

Dans quelles conditions le PHY à latence déterministe risque-t-il de ne pas atteindre rx_syncstatus lors de la mise en œuvre du protocole OBSAI dans Arria® appareils V GX/GT ?

Environnement

  • Logiciel Intel® Quartus® II
  • FPGA Intel® IP pour émetteur-récepteur Arria® V PHY natif
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lors de l’implémentation du protocole OBSAI à l’aide du PHY de latence déterministe dans Arria® périphériques V GX/GT, vous risquez de ne pas atteindre rx_syncstatus lorsque des modèles IDLE, IDLE_ACK et IDLE_REQ sont envoyés pendant le processus de liaison.

    Résolution

    Vous pouvez réaliser la synchronisation en redéclenchant rx_patternalign ou en affirmant rx_digitalreset.

    Cela s’applique au PHY de latence déterministe avec la configuration suivante.

    • Débit de données : 6,144 Gbit/s
    • Largeur des données PMA-PCS : 20 bits

    Articles apparentés

    Produits associés

    Cet article concerne 3 produits

    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA et FPGA SoC Arria® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.