ID de l'article: 000077975 Type de contenu: Messages d'erreur Dernière révision: 11/09/2012

Erreur : Impossible de placer l’E/S CQn « mem_cq[0] » sur une broche d’E/S non CQn

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Ce message d’erreur se produit lors de l’utilisation :

  • Le Altera contrôleur QDRII et QDRII SRAM avec IP UniPHY
  • Interfaçage à un composant QDRII avec une latence de lecture de 2

En raison de la structure interne des éléments E/S de Arria® II GX, Stratix® Les connexions de signaux CQ et CQn III et Stratix IV doivent être échangées lors de l’interconnexion avec un composant SRAM QDRII avec une latence de lecture de 2.

Connectez les horloges de lecture :

  • Broche CQ du composant QDRII SRAM -> FPGA broche CQn (barre de qbar marquée dans le planificateur de broches)
  • Broche CQn du composant QDRII SRAM -> FPGA broche DQS (marquée S dans planificateur de broches)

Pour les périphériques QDR II ou QDR II SRAM avec une latence de lecture de 1,5 ou 2,5 cycles, connectez CQ à la broche DQS (S dans le planificateur de broches Quartus II) et CQn à la broche CQn (Qbar dans le planificateur de broches Quartus II).

Produits associés

Cet article concerne 5 produits

FPGA Arria® II GX
FPGA Stratix® IV
FPGA Stratix® II GT
FPGA Stratix® IV E
FPGA Stratix® II GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.