ID de l'article: 000077966 Type de contenu: Dépannage Dernière révision: 21/09/2012

Échec de synchronisation de retrait EThernet 10G MAC lors de la compilation sans licence IP

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Lorsque les utilisateurs compilent ethernet 10G MAC sans sa licence d’IP, l’analyse du timing échoue avec la violation de la suppression. Le chemin d’accès défectueux est axé sur l'« horloge » de altera_reserved_tck.

    Ce problème affecte les périphériques Stratix IV dans l’ACDS 12.0.

    Résolution

    Il n’y a pas de solution à ce problème.

    Ce problème est résolu dans l’ACDS 12.1.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® IV

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.