ID de l'article: 000077955 Type de contenu: Dépannage Dernière révision: 27/08/2012

Pourquoi mon horloge de sortie ne bascule-t-elle pas lors de la simulation de compteurs de sortie PLL en cascade dans les périphériques Cyclone III ou Cyclone IV ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans les versions 9.1 et ultérieures du logiciel Quartus II, les horloges de sortie peuvent ne pas basculer pendant la simulation fonctionnelle du compteur de sortie PLL en cascade dans les conceptions ciblant les périphériques Cyclone III et Cyclone IV. Ce problème est lié au modèle de simulation fonctionnelle et n’affecte pas le comportement matériel.

    Résolution

    Pour contourner ce problème, utilisez la simulation de synchronisation lorsque la mégafunction ALTPLL est configurée pour utiliser le compteur de sortie en cascade. La simulation de synchronisation n’est pas affectée par le problème dans les modèles de simulation fonctionnelle.

    Produits associés

    Cet article concerne 4 produits

    FPGA GX Cyclone® IV
    FPGA Cyclone® III LS
    FPGA Cyclone® III
    FPGA Cyclone® IV E

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.