ID de l'article: 000077941 Type de contenu: Dépannage Dernière révision: 18/05/2013

Stratix V Hard IP pour PCI Express IP Core3 x8 app_rstn problème de synchronisation

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    L’exemple Stratix V Hard IP pour PCI Express IP Core Gen3 x8 la conception présente des défaillances de synchronisation liées au app_rstn signal.

    Résolution

    Ce problème est résolu dans la version 13.0 du logiciel Quartus II.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.