ID de l'article: 000077914 Type de contenu: Dépannage Dernière révision: 04/06/2014

Pourquoi ma chaîne JTAG est-elle cassée lorsque le signal de HPS_nRST ou HPS_nPOR est signalé ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le port JTAG du système de processeur dur (HPS) (HPS_TCK, HPS_TMS, HPS_TDI HPS_TDO) de Arria® SoC V et Cyclone® les périphériques SoC V sont maintenus en réinitialisation logique de test lorsque l’un des deux HPS_nRST Ou HPS_nPORest revendiqué.

 

Résolution

Pour effectuer FPGA configuration ou l’analyse des limites, assurez-vous que l’une des éléments suivants est vrai :

  • Le port HPS n’est pas inclus dans la chaîne JTAG tout en HPS_nRST Ou HPS_nPORest revendiqué.
  • Lla HPS_nRST Ou HPS_nPORest déboqué avant d’utiliser la chaîne JTAG.

Notez que le port HPS JTAG n’est pas utilisé pour la configuration ou la numérisation des limites et n’est utilisé que pour l’accès aux débogueurs.

Produits associés

Cet article concerne 5 produits

FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA SoC Arria® V ST

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.