ID de l'article: 000077899 Type de contenu: Dépannage Dernière révision: 26/02/2013

RapidIO IP Core ne met pas en œuvre la séquence de réinitialisation recommandée Stratix IV GX

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Réinitialiser
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Variations des cœurs IP de RapidIO ciblant un périphérique Stratix IV GX ne mettez pas en œuvre la séquence de réinitialisation recommandée dans le Stratix IV Manuel des périphériques. Cependant, la séquence de réinitialisation du cœur IP les implémentations ont été vérifiées dans le matériel.

    Ce problème n’a pas d’impact connu sur la conception.

    Résolution

    Pour éviter ce problème, vous pouvez modifier la source de texte claire code du contrôleur de réinitialisation dans la variation de votre cœur IP RapidIO. Le code source correspondant se trouve dans lavariation< >_riophy_reset.v (ou .vhd) et <variation>_riophy_xcvr.v (ou .vhd) fichiers générés.

    La génération de votre système Qsys remplace la modification manuelle de la séquence de réinitialisation. Toutefois, vous pouvez maintenir des copies de la version modifiée fichiers et après une recherche de recherche très précise, remplacez les nouveaux fichiers par les fichiers modifiés Fichiers.

    Ce problème ne sera pas résolu dans une version ultérieure du RapidIO Fonction MegaCore.

    Produits associés

    Cet article concerne 2 produits

    FPGA Stratix® IV
    FPGA Stratix® II GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.