ID de l'article: 000077887 Type de contenu: Dépannage Dernière révision: 13/08/2012

Quand devrais-je utiliser le signal cal_blk_powerdown pour étalonner la terminaison de l’émetteur-récepteur sur puce ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

L’étalonnage de terminaison de l’émetteur-récepteur sur puce ne doit avoir lieu qu’une fois que l’appareil est mis sous alimentation. Cependant, si votre canal a une intégrité du signal que votre appareil utilise à des températures extrêmes, il est possible que le recalibrage de la résiliation de l’émetteur-récepteur sur puce en combinant le signal cal_blk_powerdown offre plus de marge.

Exemple : si votre appareil a été alimenté et initialement étalonné à Tj(min), et que votre canal est intègre le signal de l’anomalie, mais que la température de fonctionnement normale est proche de Tj (max), le recflubrage de la terminaison sur puce à Tj (max) pourrait améliorer les marges d’intégrité du signal.

Les erreurs de bits peuvent être visibles lors du recalibrage de résiliation de la puce.

Remarque : pendant la phase de conception, vous devez vous assurer, grâce à une simulation d’intégrité du signal, que votre canal offre une marge suffisante pour la plage de températures complète de votre conception.

Produits associés

Cet article concerne 8 produits

FPGA Stratix® II GT
FPGA Stratix® II GX
FPGA Stratix® II GX
FPGA Arria® GX
FPGA Arria® II GZ
FPGA Arria® II GX
FPGA Stratix® V GX
FPGA GX Cyclone® IV

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.