ID de l'article: 000077864 Type de contenu: Dépannage Dernière révision: 08/02/2013

Types de paramètres génériques et locaux de VHDL non compatibles dans NC-Sim pour Stratix modèles de simulation PLL fractionnels V

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Si vous utilisez la version incisive de Cadence 11.10.017 pour simuler une conception Stratix V comprenant une conception fractionnelle boucle À phase verrouillée (PLL), et si un paramètre générique VHDL et un paramètre local paramètre ont le même nom quel que soit le cas, NC-Sim peut incorrectement correspondre les deux paramètres.

    Par exemple, NC-Sim correspond à un paramètre générique nommé pll_lock_fltr_test et un localparam nommé PLL_LOCL_FLTR_TEST.

    Résolution

    Mise à niveau vers la version 11.10.060 incisive ou une version ultérieure.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.