ID de l'article: 000077782 Type de contenu: Messages d'erreur Dernière révision: 15/08/2014

Erreur (169175) : le pin &ltname&gt avec la norme D/S LVDS nécessite un tampon de sortie différentielle qui n’est pas disponible sur l’emplacement &ltname&gt.

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Vous pouvez obtenir ce message d’erreur lors de la compilation dans le logiciel Quartus® II si vous avez affecté le LVDS standard d’E/S à une broche D’E/S qui ne prend pas en charge les sorties LVDS véritables.
Résolution

Pour éviter cette erreur, utilisez la cession standard LVDS émulée LVDS_E_3R ou LVDS_E_1R.

Note: Pour utiliser des normes LVDS émulées, vous avez besoin de résistances supplémentaires sur votre carte. Reportez-vous au manuel du périphérique cible correspondant pour plus d’informations.

Produits associés

Cet article concerne 18 produits

FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA et FPGA SoC Arria® V
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA et FPGA SoC Cyclone® V
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA Stratix® V

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.