ID de l'article: 000077768 Type de contenu: Dépannage Dernière révision: 27/06/2012

Fichiers .do du testbench CPRI IP Core v11.1 SP2 pour Arria V DUT nécessitant des modifications

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Les fichiers .do fournis avec le cœur IP CPRI testbenches v11.1 pour les variations du cœur IP cPRI v11.1 SP2 qui ciblent un périphérique Arria V ne prend pas en charge la simulation correctement.

Résolution

Pour contourner ce problème, dans votre cœur IP CPRI Arria fichier .do V testbench, suivez les étapes suivantes :

1. Remplacez les lignes suivantes :

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/sv_reconfig_bundle_merger.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_tx_pma_ch.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_tx_pma.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_rx_pma.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_pma.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_pcs_ch.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_pcs.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_xcvr_native.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_xcvr_plls.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_xcvr_data_adapter.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/arriav_hssi_8g_pcs_aggregate_rbc.sv

avec les lignes de remplacement suivantes :

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/sv_reconfig_bundle_merger.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_xcvr_avmm_dcd.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_xcvr_h.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_xcvr_avmm_csr.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_tx_pma_ch.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_tx_pma.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_rx_pma.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_pma.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_pcs_ch.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_pcs.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_xcvr_avmm.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_xcvr_native.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_xcvr_plls.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_xcvr_data_adapter.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_reconfig_bundle_to_basic.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/av_reconfig_bundle_to_xcvr.sv

vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/arriav_hssi_8g_pcs_aggregate_rbc.sv

2. Commentez les lignes suivantes, illustrées dans leur commentaire Forme:

#vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/sv_xcvr_avmm_dcd.sv

#vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/arriav_hssi_8g_pcs_aggregate_rbc.sv

#vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/arriav_hssi_pma_aux_rbc.sv�

#vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/arriav_hssi_pma_rx_buf_rbc.sv

#vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/arriav_hssi_pma_rx_deser_rbc.sv

#vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/arriav_hssi_pma_tx_buf_rbc.sv�

#vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/arriav_hssi_pma_tx_cgb_rbc.sv

#vlog -sv -work work ../../cpri_top_level_sim/altera_xcvr_det_latency/mentor/arriav_hssi_pma_tx_ser_rbc.sv�

Ce problème est résolu dans la version 12.0 de la fonction CPRI MegaCore.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Arria® V

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.