ID de l'article: 000077755 Type de contenu: Dépannage Dernière révision: 12/09/2012

Pourquoi mes source_sop et source_eop sont-ils optimisés à partir de mon implémentation multicanal de compilateur FIR II ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif En raison d’un bogue dans le Compilateur FIR® II Megafunction®, les implémentations multicanaux peuvent entraîner l’absence de source_sop et de source_eop, ce qui peut entraîner des problèmes dans votre conception ou dans la simulation au niveau des portes.
    Résolution

    Pour contourner ce problème, modifiez votre auk_dspip_avalon_streaming_controller_hpfir.v/vhd fichier contenu dans le dossier de votre projet/fir_variation_folder>.  Dans ce fichier, en bas du bloc d’architecture, juste avant le struct fin ; ligne, ajoutez la affectation suivante :

    source_packet_error <= sink_packet_error ;

    Ce problème sera résolu dans une prochaine version du logiciel Quartus II.

    Produits associés

    Cet article concerne 4 produits

    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Stratix® V E

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.