ID de l'article: 000077753 Type de contenu: Dépannage Dernière révision: 10/02/2014

Pourquoi l’assistant de conception ne signale-t-il pas de violation de la règle lorsque ma conception utilise un signal PLL bloqué comme signal de réinitialisation asynchrone ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Réinitialiser
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 13.1 du logiciel Quartus® II et les versions précédentes, Design Assistant ne signale pas de violation de la règle lorsque le signal bloqué d’un PLL est connecté directement à la réinitialisation asynchrone d’un registre.

    Lorsque vous utilisez le signal bloqué d’un PLL comme réinitialisation, synchronisez le signal dans le domaine de l’horloge de destination pour vous assurer une analyse correcte de la synchronisation.

    Résolution

    Ce problème devrait être résolu dans la prochaine version du logiciel Quartus II.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.