Lorsque vous programmez un périphérique EPCS (Serial Configuration), un périphérique de configuration quad-serial (EPCQ) ou un périphérique de configuration série EPCQ-L à l’aide de l’IP Serial Flash Loader (SFL), les signaux Série active (AS) de/vers le FPGA sont lancés ou captés à la périphérie d’horloge suivante :
- les nCS et ASDO (DATA0) de la FPGA sont lancés sur la périphérie descendante de DCLK.
- DATA (DATA1) vers le FPGA est captée à la périphérie montante de DCLK.
Pour connaître la relation globale de synchronisation avec la configuration AS, reportez-vous au manuel de l’appareil ou à la fiche technique correspondante.