ID de l'article: 000077729 Type de contenu: Dépannage Dernière révision: 08/04/2013

Pourquoi la reconfiguration FPLL échoue-t-elle lorsque l’Icp/LFR est reconfiguré en utilisant les versions 12.0 et 12.0SP1 du logiciel Quartus II ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    La reconfiguration FPLL tombera en panne et le registre d’état reste bloqué en mode « occupé » en mode d’interrogation si la résistance au filtre Icp/Loop est reconfigurée. La reconfiguration FPLL tombera également en panne et le signal d’état bloqué avec « waitrequest » en mode waitrequest si la résistance au filtre Icp/Loop est reconfigurée dans les versions logicielles de Quartus® II 12.0 et 12.0SP1.

     

    Le registre d’état est bloqué dans l’état « occupé » en mode d’interrogation et le signal d’état bloqué dans l’état « waitrequest » en mode waitrequest, car l’ordinateur d’état dans l’IP reconfig se répète dans un mauvais état chaque fois que l’Icp ou BWCTRL est reconfiguré.

     

    Résolution

    Ceci est corrigé dans la version 12.0SP2 du logiciel Quartus II.

    Produits associés

    Cet article concerne 14 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.