Non, vous ne pouvez pas utiliser Intel Agilex® 7 FPGA broches IP matérielles de la série I, I_PIN_PERST_N R-Tile et REFCLK_GXR IP dédiées dans votre conception FPGA fabric.
Les broches dédiées I_PIN_PERST_N_GXR et REFCLK_GXR[R,L][14A,14C,15A,15C]_CH[0,1]P/N se connectent uniquement au silicium R-Tile Hard IP. Ils ne se connectent pas à la structure FPGA. Si vous essayez d’utiliser les broches IP matérielles dédiées R-Tile dans la conception de votre infrastructure FPGA à l’aide de la version 21.2 et antérieure du logiciel Intel® Quartus® Prime Pro Edition, vous pouvez voir l’erreur interne suivante :
Erreur interne : Sous-système : PTI, Fichier : /quartus/tsm/pti/pti_tdb_builder.cpp, Ligne : 1357
Le bord IC de l’atome src FALCONMESA_IO_IBUF :OUT (Id : 2282, avec RE_GID associé : None) vers l’atome dst FALCONMESA_FF :ACLR (Id : 610, avec RE_GID associé : 4294967295) n’a aucun retard lorsqu’il n’est pas prévu et n’est pas routé (bord de src 22292 <signal_name> à DST 14055 <user_signal_name>)
Erreur interne : Sous-système : PTI, Fichier : /quartus/tsm/pti/pti_tdb_builder.cpp, Ligne : 1357
Le bord IC de l’atome src FALCONMESA_IO_IBUF :OUT (Id : 2268, avec RE_GID associé : Aucun) à l’atome DST NADDER_LCELL_COMB :DATAF (Id : 2342, avec RE_GID associé : 4294967295) a un retard nul lorsqu’il n’est pas prévu et n’est pas routé (bord de src 22145 <user_signal_name> à DST 22200 <user_signal_name>)
Pour résoudre ce problème, déconnectez votre structure FPGA des broches I_PIN_PERST_N_GXR et REFCLK_GXR[R,L][14A,14C,15A,15C]_CH[0,1]P/N .