ID de l'article: 000077726 Type de contenu: Dépannage Dernière révision: 30/07/2021

Pourquoi le logiciel Intel® Quartus® Prime Pro Edition ne parvient-il pas à fusionner l’interface Simplex User Avalon Memory-Mapped lors de l’utilisation d’IP F-Tile ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans la version 21.2 du logiciel Intel® Quartus® Prime Pro Edition, la fusion de l’interface Simplex Avalon Memory-Mapped de l’utilisateur local Avalon de l’interface mappée en mémoire ne fonctionne pas dans les IP F-Tile.

    Cela affecte le Intel FPGA IP F-Tile PMA/FEC Direct PHY et devrait également affecter toutes les autres IP F-Tile prenant en charge le mode simplex.

    Résolution

    Les utilisateurs qui essaient d’utiliser deux adresses IP simplex dans le même emplacement matériel ne doivent activer Avalon interface mappée en mémoire que d’un côté, pas de l’autre. Ils peuvent utiliser ce port unique pour contrôler Avalon interface à mémoire mappée pour TX et RX.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7 série I

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.