ID de l'article: 000077725 Type de contenu: Messages d'erreur Dernière révision: 11/09/2012

Erreur interne : sous-système : SIM, fichier : sim_server.cpp, ligne : 524

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Il est possible que vous voyiez cette erreur dans le Quartus®Version 2.2 SP2 du logiciel II si les noms des membres du bus incorrects sont spécifiés dans un fichier vectoriel (..esthdf). Par exemple, cette erreur se produit si un membre du bus possède une convention d'6e génération différente, comme suit.

Un signal possède l’entrée suivante : SIGNAL("|FPGA1|Logic_block:inst109|ac:inst1|data[23]") et un autre signal possède l’entrée suivante : SIGNAL("Logic_block:inst109|ac:inst1|data[24]")

Le logiciel Quartus II suppose que tous les signaux des enfants ont le même nom que le bus. Le fait d’avoir un nom différent pour un membre du bus violera la règle qui dit que les signaux des enfants ont le même nom que le bus.

Pour contourner ce problème, modifiez le fichier .pvf ou retirez le groupe de registre et réinsérez le nœud avec le finder de nœud.

Ce problème a été résolu dans la version 3.0 du logiciel Quartus II pour donner un message d’erreur au lieu d’une erreur interne.

Produits associés

Cet article concerne 1 produits

FPGA Stratix®

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.