ID de l'article: 000077713 Type de contenu: Dépannage Dernière révision: 23/07/2021

Dois-je fournir un signal d’horloge REFCLK_GXE pour les E-Tiles d’émetteur-récepteur inutilisés afin de répondre aux exigences de configuration de l’appareil Intel® Stratix® 10 & Intel Agilex® 7 FPGA ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Émetteur-récepteur natif PHY E-Tile Stratix® 10
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    La nécessité d’un signal d’horloge REFCLK_GXE pour les E-Tiles d’émetteur-récepteur inutilisés afin de répondre aux exigences de configuration de l’appareil Intel® Stratix® 10 & Intel Agilex® 7 FPGA dépend de la préservation ou non de vos émetteurs-récepteurs E-Tile avec l’affectation du fichier de paramètres PRESERVE_UNUSED_XCVR_CHANNELS Quartus® (QSF).

    Résolution

    Si vous ne prévoyez jamais d’utiliser l’émetteur-récepteur E-Tile et que vous n’avez pas d’affectation QSF PRESERVE_UNUSED_XCVR_CHANNELS, vous n’avez pas besoin de fournir un signal REFCLK_GXE pour répondre aux règles de configuration Intel® Stratix® 10 et Intel Agilex® 7 FPGA périphérique.

    Si votre E-Tile actuel est inutilisé, mais que vous prévoyez de l’utiliser ultérieurement, une affectation QSF PRESERVE_UNUSED_XCVR_CHANNELS est requise. Dans ce cas, vous devez fournir un signal REFCLK_GXE pour répondre aux règles de configuration de Intel® Stratix® 10 & Intel Agilex® 7 FPGA périphérique.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Stratix® 10
    FPGA et FPGA SoC Intel® Agilex™

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.