ID de l'article: 000077659 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi puis-je voir le temps d’inactivité sur le bus DQ lors de l’exécution d’écritures continues tout en interfaisant la mémoire DDR2 à l’aide du contrôleur DDR2 Hautes performances (HP) si j’ai placé ma latence CAS à 5 ou supérieure dan...

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

À partir de maintenant, lorsque vous définissez la latence CAS de 5 ou plus dans le megawizard du contrôleur HP DDR2, vous ne pourrez pas effectuer une rafale d’écritures continue même si vous ne faites aucune gestion bancaire dans Stratix® II ou Stratix III.

L’IP du contrôleur HP DDR2 sera corrigée dans les versions futures du problème mentionné ci-dessus. Vous pouvez télécharger le correctif pour le logiciel Quartus® II et la version IP 8.0SP1 pour PC Et Linuxpour contourner ce problème.

Produits associés

Cet article concerne 1 produits

FPGA Stratix® III

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.